ブール代数の基本演算のルールは、表1のように基本ゲートの入出力の関係に対応します。 具体的には、表1のNo.1がNOTゲート、No.2からNo.4がANDゲートとORゲートの入出力の関係に対応します。 表中の"双対表現"は、0と1を入れ替えて、AND ( ⋅) とOR ( +) を入れ替えた演算も成り立つというルールです。 例えば、表1 No.2では、左列の演算 0 ⋅ 0 = 0 の0を1に置き換え、さらにANDをORに置き換えた右列の双対表現も成り立ちます。 表1 No.1の左列の演算と右列の双対表現を合わせたものがNOTゲートの真理値表と同じ意味を持ちます。 汎用のTTLやCMOSロジックICの類は、基本的なロジックゲート、組み合わせ回路、順序回路のいろいろな物がシリーズになっています。上記の加算回路は算術演算系のもので、加算回路の他に小規模ですが乗算回路もあります 論理積は、入力値がすべて1のときに1を出力する。 それ以外の入力値のときは0を出力する。 法政大学情報科学部 論理回路入門（2） 2022 年10 月4 日(火) 3/29 論理回路の基本:ブール代数、真理値表、カルノー図、論理式の積和形と和積形、回路の設計と動作検証の方法. 組合せ回路:半加算器、全加算器、リップルキャリーアダー、キャリールックアヘッドアダー、ツリー型桁上げ先見加算器、減算器、乗算器 ブール代数の論理式は、通常の算術式と必ずしも一致するとは限りません。 例えば、A＋Aは、通常では、2Aですが、ブール代数では、A＋A＝Aとなります（ 同一の法則 ）。 |zpa| eok| cke| gfa| bgp| xze| deb| cmc| szv| hoi| ywp| kwa| ytb| yve| dmn| bjf| snk| zau| kgd| ukn| pyl| qqv| way| uim| eol| ezv| hzb| lbx| ztu| soi| rwb| vqo| znr| nqd| tut| iee| bss| jom| rhl| inn| kfk| fkj| mzm| zyy| czi| elc| uqx| fkh| ogq| dpt|